Docket No. 240586US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Takashi IPPOSHI			GAU:		
SERIAL NO: New Application		EXAMINER:			
FILED:	Herewith				
FOR:	SEMICONDUCTOR DE	VICE			
REQUEST FOR PRIORITY					
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313					
SIR:					
☐ Full bene provision	efit of the filing date of U.S.ns of 35 U.S.C. §120 .	S. Application Serial Number	, filed	, is claimed pursuant to the	
☐ Full benefit of the filing date(s) of U §119(e):		J.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. <u>Application No.</u> <u>Date Filed</u>			
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:					
COUNTRY Japan		APPLICATION NUMBER 2003-013062		MONTH/DAY/YEAR January 22, 2003	
Certified copies of the corresponding Convention Application(s) are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
☐ were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
			Respectful	ly Submitted,	
				PIVAK, McCLELLAND, NEUSTADT, P.C.	
				amm Moulant	
			Marvin J. S	•	
228	50			n No. 24,913 C. Irvin McClelland	
Tel. (703) 413-3000			Registration Number 21,124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月22日

出願番号 Application Number:

特願2003-013062

[ST.10/C]:

[JP2003-013062]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 2月14日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

543091JP01

【提出日】

平成15年 1月22日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/02

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

一法師 隆志

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】

012852

【納付金額】

21,000円

1

【提出物件の目録】

【物件名】

明細書 1

-

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 支持基板、酸化膜層およびSOI (Semiconductor On Insulator) 層が順に積層されたSOI基板と、

前記SOI層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記SOI層内において前記ゲート電極に隣接する位置に形成されたソース/ドレイン活性層を含むMIS(Metal Insulator Semiconductor)トランジスタと

を備え、

前記支持基板のうち少なくとも前記MISトランジスタの下方に位置する部分が除去された

半導体装置。

【請求項2】 請求項1に記載の半導体装置であって、

前記支持基板のうち除去された部分には四方を囲む端面が露出し、前記端面は 全て(111)面である

半導体装置。

【請求項3】 請求項1に記載の半導体装置であって、

前記支持基板を備える代わりに、

前記MISトランジスタを覆う層間絶縁膜と、

前記層間絶縁膜上に貼り合わされた他の支持基板と

をさらに備える半導体装置。

【請求項4】 請求項1に記載の半導体装置であって、

前記支持基板の表面および除去された部分に露出した端面、並びに、前記支持 基板の除去された部分に露出した前記酸化膜層を覆うように形成された金属膜 をさらに備える半導体装置。

【請求項5】 請求項4に記載の半導体装置であって、

前記酸化膜層を貫通して、前記MISトランジスタの前記ソース/ドレイン活性層と前記金属膜とを電気的に接続するコンタクトプラグ

をさらに備える半導体装置。

【請求項6】 請求項1に記載の半導体装置であって、

前記支持基板と前記SOI層とにおいては互いの結晶方位がずれている 半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体基板上に形成される半導体装置に関する。

[0002]

【従来の技術】

従来の半導体装置の一例として、SOI (Silicon On InsulatorまたはSemiconductor On Insulator) 基板上に形成されたPチャネルMOS (Metal Oxide Semiconductor) トランジスタがある。

[0003]

SOI基板では、シリコン基板等の支持基板、酸化膜層およびSOI層がこの順に積層される。また、PチャネルMOSトランジスタは、ゲート電極、ゲート絶縁膜およびP型のソース/ドレイン活性層を備える。

[0004]


SOI基板にPチャネルMOSトランジスタを形成する場合、ゲート電極およびゲート絶縁膜の積層構造はSOI層の表面上に形成され、ソース/ドレイン活性層はSOI層内のゲート電極を挟む位置に形成される。

[0005]

さて、従来の半導体装置においては、MOSトランジスタのソース/ドレイン間のチャネル方向が半導体ウェハの結晶方位<110>と平行になるように配置されるのが一般的であった。

[0006]

しかし、チャネル方向を結晶方位<110>ではなく、結晶方位<100>と 平行になるよう配置することで、トランジスタ特性を変化させることができる。 具体的には、チャネル方向を結晶方位<100>と平行に配置することにより、



[0007]

電流駆動力が向上する理由は、結晶方位<100>の正孔の移動度の方が結晶方位<110>のそれよりも大きいためであり、短チャネル効果が小さくなる理由は、結晶方位<100>のボロンの拡散係数の値の方が結晶方位<110>のそれよりも小さいためと考えられている。

[0008]

よって、PチャネルMOSトランジスタをSOI基板上に形成する場合も、そのチャネル方向がSOI層の結晶方位<100>と平行になるように配置されればよい。そのためには例えば、表面側のSOI層の結晶方位<100>に支持基板の結晶方位<110>を一致させて形成されたSOI基板を採用して、その表面にPチャネルMOSトランジスタ等のデバイスを形成するのがよい。

[0009]

(100)ウェハの場合、結晶面 (110)が劈開面となる。よって、SOI層用ウェハの結晶方位<100>を支持基板のウェハの結晶方位<110>に一致させて貼り合わせれば、試験研究のための劈開時に、ウェハ厚の大部分を占める支持基板のウェハの劈開面に沿ってウェハ全体を割ることができる。そうすれば、支持基板において結晶方位<110>の断面を露出させつつ、SOI層において結晶方位<100>の断面を露出させることが可能になるという利点を有する。

[0010]

このような、SOI層の結晶方位<100>と支持基板1の結晶方位<110>とを一致させる技術は、例えば特許文献1または特許文献2に記載されている

[0011]

その他、この出願の発明に関連する先行技術文献情報としては非特許文献 1 ~ 3 がある。

[0012]

【特許文献1】

特開2002-134374号公報

【特許文献2】

特開平7-335511号公報

【非特許文献1】

Y.Hirano et al.,「Bulk-Layout-Compatible 0.18μm SOI-CMOS Technology Using Body-Fixed Partial Trench Isolation(PTI)」,(米国), IEEE 1999 SOI conf.,p.131-132

【非特許文献2】

S.Maeda et al.,「Suppression of Delay Time Instability on Freq uency using Field Shield Isolation Technology for Deep Sub-Mi cron SOI Circuits」,(米国),IEDM,1996,p.129-132

【非特許文献3】

L.-J.Huang et al.,「Carrier Mobility Enhancement in Strained Si-On-Insulator Fabricated by Wafer Bonding」,(米国),2001 Sympo sium on VLSI Technology,p.57-58

[0013]

【発明が解決しようとする課題】

さて、SOI層の結晶方位<100>に支持基板の結晶方位<110>を一致させて形成されたSOI基板は、電流駆動力の向上等の理由からPチャネルMOSトランジスタの形成に適しているが、PチャネルMOSトランジスタの電流駆動力の向上にはまだ改善の余地がある。

[0014]

そこで、この発明の課題は、半導体基板上に形成されるMOSトランジスタの 電流駆動力を向上させることが可能な半導体装置を提供することにある。

[0015]

【課題を解決するための手段】

請求項1に記載の発明は、支持基板、酸化膜層およびSOI(Semiconductor

On Insulator) 層が順に積層されたSOI基板と、前記SOI層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記SOI層内において前記ゲート電極に隣接する位置に形成されたソース/ドレイン活性層を含むMIS(Metal Insulator Semiconductor)トランジスタとを備え、前記支持基板のうち少なくとも前記MISトランジスタの下方に位置する部分が除去された半導体装置である。

[0016]

【発明の実施の形態】

<実施の形態1>

本実施の形態は、SOI層の結晶方位<100>に支持基板の結晶方位<11 0>を一致させて形成されたSOI基板上に、PチャネルMOSトランジスタを 形成し、その下部の支持基板を除去することによりチャネル形成領域にひずみを 加えるものである。

[0017]

本実施の形態に係る半導体装置を図1および図2に示す。なお、図2は図1中の切断線II-IIにおける断面を示した図である。

[0018]

この半導体装置はPチャネルMOSトランジスタであり、シリコン基板等の支持基板1、酸化膜層2、および、シリコン層等のSOI層3が順に積層されたSOI基板の表面に形成されている。また、このPチャネルMOSトランジスタは、ゲート電極12、ゲート絶縁膜11およびP型のソース/ドレイン活性層5を備える。

[0019]

ゲート電極12およびゲート絶縁膜11の積層構造はSOI層3の表面上に形成され、P型ソース/ドレイン活性層5はSOI層3内で平面視上、ゲート電極12に隣接する位置に形成される。なお、ソース/ドレイン活性層5の外縁は部分分離型の素子分離領域4により規定されている。

[0020]

ゲート電極12およびゲート絶縁膜11の側面には側壁絶縁膜13が形成され

、ゲート電極12およびソース/ドレイン活性層5の表面にはそれぞれシリサイド化領域12b,5aが形成されている。また、ゲート電極12のうちソース/ドレイン活性層5に隣接する部分は、ゲート長を短くするために細く形成されているが、コンタクトプラグ(図示せず)と接続するための引き出し部分12aは幅広に形成されている。なお、SOI層3のうちゲート電極12下方の部分は、比較的低濃度(N⁻)のN型ボディ層3aとなっている。

[0021]

図1および図2に示すように、この半導体装置においては、支持基板1のうち MOSトランジスタの下方に位置する部分が除去され、開口部HL1が形成され ている。

[0022]

このように本実施の形態によれば、SOI基板の支持基板1のうちPチャネル MOSトランジスタの下方に位置する部分が除去されている。支持基板1の一部 が除去されることにより、その部分の上層の酸化膜層2およびSOI層3には歪 み応力がかかることになる。よって、MOSトランジスタのチャネル形成領域を含むSOI層3にひずみを与えることが可能となり、チャネルにおけるキャリア の移動度を向上させることができる。

[0023]

なお、SOI層3にひずみを与えると、チャネルにおけるキャリアの移動度が 向上することについて以下に説明する。

[0024]

SOI層のうち表面側(チャネル形成領域)を通常のシリコンよりも格子定数の大きくなったシリコンストレインチャネル層とし、SOI層の残り(チャネル形成領域の隣接領域)をシリコンよりも格子定数の大きいシリコンゲルマニウム層とする構造のMOSトランジスタが存在する(非特許文献3参照)。いわゆるストレインチャネル構造のMOSトランジスタである。

[0025]

シリコンよりも格子定数の大きい隣接領域にエピタキシャル成長させた表面側 のシリコン層の格子定数の値は、隣接領域の格子配置の影響を受けて隣接領域の 格子定数の値に略等しくなり、通常のシリコンよりも大きな格子定数を有する。 よって、表面側のシリコン層は、引っ張り応力 (strain stress) を受けた状態 になっている。すると、チャネルにおけるキャリア移動度の上昇が見られ、特性 を向上させたMOSトランジスタが得られるのである。

[0026]

本実施の形態の場合には、支持基板1の一部を除去することにより、その部分の上層の酸化膜層2およびSOI層3に歪み応力を加えている。これにより、上記ストレインチャネル構造のMOSトランジスタと同様の効果が得られるわけである。

[0027]

また、本実施の形態のSOI基板においては、支持基板1とSOI層3とにおいて互いの結晶方位をずらせている。これにより、支持基板1の劈開面とSOI層3の劈開面とを異ならせることができ、SOI基板を割れにくくすることができる。

[0028]

また、ストレスによりトランジスタの特性は変化するので、ストレス制御は重要である。特に、本実施の形態においては、支持基板1の一部を除去することにより、その部分の上層の酸化膜層2およびSOI層3に歪み応力を加えており、より高精度なストレス制御が必要である。本SOI基板を用いることにより、PチャネルMOSトランジスタにおける電流駆動能力の向上に加えて、各製造工程で生じる不確定なストレスを小さくしてストレス制御を向上させることができる

[0029]

なお、図1および図2の構造は容易に形成できる。例えば支持基板1の表面側にフォトレジストを形成し、これをパターニングして開口部HL1のエッチング用マスクに形成する。そしてエッチングを行い、フォトレジストを除去すれば、図1および図2の構造が得られる。

[0030]

なお、図3および図4は、図1および図2の構造の変形例である。図4は図3

中の切断線IV-IVにおける断面を示した図である。この変形例では、PチャネルMOSトランジスタのソース/ドレイン活性層5の直下の支持基板1に、ソース/ドレイン活性層5と同程度の大きさで平面視長方形状の開口部HL2が設けられている。なお、開口部HL2に露出した四方を囲む端面は全て(111)面である。

[0031]

(111) 面は結晶方位<110>に平行な面であるので、(111) 面を露出させるエッチングを行えば、支持基板1の結晶方位<110>に平行な辺を有する開口部を支持基板に設けることができる。よって、支持基板1の除去部分を長方形に形成することができ、除去部分のサイズをMOSトランジスタのサイズに応じて必要最小限に留めることが可能となる。

[0032]

(111) 面を露出させるエッチングは、例えば以下のように行えばよい。

[0033]

図5および図6に示すように、まず、支持基板1の表面であってMOSトランジスタ直下の位置にフォトレジストRM2を形成し、フォトレジストRM2に開口部HL2よりは開口面積が小さい開口OP1を設ける。なお、図6は図5中の切断線VI-VIにおける断面を示した図である。

[0034]

次に、水酸化カリウム溶液等の強アルカリ溶液でウェットエッチングを行う。 すると、図7および図8に示すように、支持基板1の表面に(111)面を端面 とする開口部HL2が形成される。水酸化カリウム溶液はシリコン酸化膜をほと んどエッチングすることがないので、酸化膜層2がエッチングストッパとなる。 なお、図8は図7中の切断線VIII-VIIIにおける断面を示した図である。

[0035]

その後、フォトレジストRM2を除去すれば、図3および図4に示した構造が得られる。

[0036]

なお、水酸化カリウム溶液以外にも、水酸化ナトリウム溶液、水酸化テトラメ

チルアンモニウム (Tetramethyl Ammonium Hydroxide) 等の強アルカリ溶液を用いてもよい。

[0037]

図9は、複数のMOSトランジスタがそのソース/ドレイン活性層5を共有して形成される場合を示した図である。この場合も、支持基板1の表面に開口部HL2を形成できる。開口部HL2は、共有、非共有いずれものソース/ドレイン活性層5の全てを覆う形で形成されればよい。

[0038]

く実施の形態2>

本実施の形態は、実施の形態1に係る半導体装置の変形例であり、支持基板1 が全て除去されて、その代わりにMOSトランジスタ上に形成された層間絶縁膜 上に他の支持基板を貼り合わせた半導体装置である。

[003.9]

本実施の形態に係る半導体装置を図10に示す。この半導体装置においては、 支持基板1が全て除去されている。そして、SOI層3上に形成されたMOSト ランジスタを覆う第1乃至第3層間絶縁膜IL1~IL3がさらに形成されてい る。

[0040]

なお、第2層間絶縁膜IL2内には第2層配線LN1が、第3層間絶縁膜膜IL3内には第3層配線LN2が、それぞれ形成されている。また、第2層配線LN1はコンタクトプラグPG1によりソース/ドレイン活性層5と、第3層配線LN2はコンタクトプラグPG2により第2層配線LN1と、それぞれ接続されている。

[0041]

さて、この半導体装置においては、最上層の第3層間絶縁膜IL3の表面に、新たな他の支持基板100が貼り合わされている。この支持基板100についても、その結晶方位<110>をSOI層3の結晶方位<100>に一致させて貼り合わせればよい。なお、他の支持基板100にはシリコン基板を採用すればよいが、これに限る必要はなく、支持機能を有する基板であれば、例えばガラス基

板やプラスチック基板など半導体以外の基板を採用してもよい。

[0042]

本実施の形態の場合には、支持基板1は製造工程上における支持機能を担うだけであり、新たな他の支持基板100が貼り合わされた後にはエッチングやCMP (Chemical Mechanical Polishing) 等により除去される。

[0043]

本実施の形態においては支持基板1を完全に除去しているので、MOSトランジスタとその近傍で発生した熱の放熱性に優れる。また、他の支持基板100を備えるので、強度的な問題も生じない。

[0044]

<実施の形態3>

本実施の形態も、実施の形態1に係る半導体装置の変形例であり、支持基板1 の表面と、開口部HL1またはHL2内の各部の表面を覆うように金属膜を形成 した半導体装置である。

[0045]

図11は、図4の構造に基づいて本実施の形態を説明する図である。図11に示す通り、本実施の形態においては、支持基板1の表面と開口部HL2に露出した端面および酸化膜層2とに、Au、A1、W、Cu等の金属膜MT1が例えば金属蒸着等により形成される。

[0046]

このように、金属膜MT1を形成することで、MOSトランジスタとその近傍で発生した熱の放熱性に優れた半導体装置を実現できる。また、金属膜MT1を数百℃の高温で形成しておけば、室温に戻ったときに金属層MT1が酸化膜層2やSOI層3よりも大きく縮む。金属層MT1の方が酸化膜層2やSOI層3よりも熱膨張率が大きいからである。よって、SOI層3にひずみを与える効果もあり、チャネルにおけるキャリアの移動度を向上させることができる。

[0047]

<実施の形態4>

本実施の形態は、実施の形態3の変形例であり、支持基板1の表面側に設けた

金属層MT1と、SOI層3内のソース/ドレイン活性層5の一部とを電気的に接続した半導体装置である。

[0048]

本実施の形態に係る半導体装置を図12に示す。図12では、MOSトランジスタが二組表示されている。そして、そのいずれにおいても、ソース/ドレイン活性層5の例えばソース側に酸化膜層2を貫通するコンタクトプラグPG3の一端が接続されている。なお、コンタクトプラグPG3は、支持基板1の側からフォトリソグラフィ技術やエッチング技術を用いて酸化膜層2の一部が開口された後、金属膜を埋め込むことにより酸化膜層2内に形成される。そして、コンタクトプラグPG3の他端は金属膜MT1に接続される。

[0049]

これにより、金属膜MT1に例えば電源電位Vddを与えて、MOSトランジスタのソース/ドレイン活性層5の電位を固定することができる。また、金属膜MT1を支持基板1の表面全面に形成しておけば、金属膜MT1の抵抗値を低く抑えることができるので、電力消費を抑えつつ電位固定を行える。

[0050]

なお、本実施の形態のアイデアは、もちろん実施の形態2に係る半導体装置にも適用することが可能である。図13にその場合の半導体装置の構造を示す。この場合は、支持基板1が完全除去されているので、金属膜MT1は酸化膜層2の表面に形成されることになる。しかし、それ以外のコンタクトプラグPG3等の形成は、図12の場合と同様である。

[0051]

なお、ソース/ドレイン活性層5に直接に接続するコンタクトプラグPG3に代わって、図14に示すようなコンタクトプラグPG4を採用してもよい。このコンタクトプラグPG4は、酸化膜層2、素子分離領域4aおよび第1層間絶縁膜IL1を貫通して第2層配線LN1に接続されている。このように、直接にソース/ドレイン領域5に接続されていなくとも、配線等を介して電気的にソース/ドレイン領域5と金属膜MT1とを接続するコンタクトプラグを採用してもよい。なお、素子分離領域4aは部分分離型ではなく、完全分離型となっている。

[0052]

【発明の効果】

請求項1に記載の発明によれば、SOI基板の支持基板のうち少なくともMISトランジスタの下方に位置する部分が除去されている。よって、MISトランジスタのチャネル形成領域を含むSOI層にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。

【図面の簡単な説明】

- 【図1】 実施の形態1に係る半導体装置を示す上面図である。
- 【図2】 実施の形態1に係る半導体装置を示す断面図である。
- 【図3】 実施の形態1に係る半導体装置の変形例を示す上面図である。
- 【図4】 実施の形態1に係る半導体装置の変形例を示す断面図である。
- 【図5】 実施の形態1に係る半導体装置の変形例の製造方法を示す上面図である。
- 【図6】 実施の形態1に係る半導体装置の変形例の製造方法を示す断面図である。
- 【図7】 実施の形態1に係る半導体装置の変形例の製造方法を示す上面図である。
- 【図8】 実施の形態1に係る半導体装置の変形例の製造方法を示す断面図である。
 - 【図9】 実施の形態1に係る半導体装置の変形例を示す上面図である。
 - 【図10】 実施の形態2に係る半導体装置を示す断面図である。
 - 【図11】 実施の形態3に係る半導体装置を示す断面図である。
 - 【図12】 実施の形態4に係る半導体装置を示す断面図である。
 - 【図13】 実施の形態4に係る半導体装置を示す断面図である。
 - 【図14】 実施の形態4に係る半導体装置を示す断面図である。


【符号の説明】

1 支持基板、2 酸化膜層、3 SOI層、3 a ボディ層、4 素子分離 領域、5 ソース/ドレイン活性層、HL1, HL2 開口部、MT1 金属膜 、PG3 コンタクトプラグ。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】



【図14】





【書類名】 要約書

【要約】

【課題】 半導体基板上に形成される半導体装置であって、半導体基板の特長を 有効に利用することが可能な半導体装置を提供する。

【解決手段】 SOI層3の結晶方位<100>に支持基板1の結晶方位<110>を一致させて形成されたSOI基板上に、PチャネルMOSトランジスタを形成する。そして、開口部HL1を設けてその下部の支持基板を除去することによりチャネル形成領域にひずみを加える。支持基板1の一部が除去されることにより、その部分の上層の酸化膜層2およびSOI層3には歪み応力がかかることになる。よって、MOSトランジスタのチャネル形成領域を含むSOI層3にひずみを与えることが可能となり、チャネルにおけるキャリアの移動度を向上させることができる。

【選択図】 図2



出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日 [変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社